ARM Optimization/Memory and Registers/fr
|
|
Mémoire et Registres sur architecture ARM |
Retourner à Amélioration des performances sur machine de type ARM
Les registres
Les processeurs ARM disposent de quinze registres allant de r0 à r14. Ces registres sont à usage général.
Ils disposent aussi d'un registre servant de compteur de programme (PC) désigné par r15 et d'un registre d'état: le Current Program Status Register.
Les bits de poids faibles du CPSR contiennent: le mode de fonctionnement, le jeu d'instruction, les activations d'interruptions.
Quant au bits de poids forts, ils représentent les codes de conditions.
Les voici du plus fort au moins fort:
- − Negative : N=1 indique que la dernière opération qui a mis à jour les codes conditions a produit un résultat négatif (bit de poids fort à 1).
- − Zero : Z=1 indique que la dernière opération qui a mis à jour les codes conditions a produit un résultat nul.
- − Carry : C=1 indique que la dernière opération qui a mis à jour les codes conditions a généré une retenue sortante sur une opération arithmétique ou sur un décalage.
- − oVerflow : V=1 indique que la dernière opération qui a mis à jour les codes conditions a produit un débordement sur le bit de signe.
Notes: Les bits situés entre les bits de poids fort et de poids faibles sont inutilisés.
Modifications en cours.
La Mémoire
La mémoire est vue comme un tableau linéaire d'octets numérotés de 0 à 232 - 1.
Les données manipulées sont:
- - des octets (8 bits)
- - des demi-mots (16 bits)
- - des mots (32 bits).
Les mots sont toujours alignés sur des limites de 4 octets (leur adresse est toujours multiple de 4).
Les demi-mots sont alignés sur des limites de 2 octets (leur adresse est multiple de 2).
Modifications en cours.
Les sources dont proviennent les informations disponibles sur cette page sont mentionnées: ici.
pedro_m 14:10, 30 July 2011 (CEST)
